PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-297227

(43)Date of publication of application: 10.11.1995

(51)Int.CI.

H01L 21/60

(21)Application number: 06-088762

(71)Applicant: FUJITSU LTD

(22)Date of filing:

· 26.04.1994


(72)Inventor: KIRA HIDEHIKO

FUJII MASANAO ISHIKAWA NAOKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To perform complete flip chip bonding while reducing the manufacturing equipment cost of a semiconductor device and its manufacturing cost, in relation to the manufacturing method of the semiconductor device subjected to flip chip bonding. CONSTITUTION: A board 37 whereto an insulation bonding agent 38 is applied is precured at its semicuring temperature, and mounting pads 37a of this board 37 are aligned with stud bumps 34 of a semiconductor chip 31, and further, their temporary fixing are so performed that the bumps 34 are pressed down against the pads 37a with a first pressing force. Then, a flip chip bonding is so performed that by a compression-heating head 42, the bumps 34 are pressed down against the pads 37a with a second pressing force larger than the first pressing force while the insulation bonding agent 38 is heated at its curing temperature.



LEGAL STATUS

[Date of request for examination]

05.10.1998

[Date of sending the examiner's decision of

12.10.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3030201

[Date of registration] 04.02.2000

Number of appeal against examiner's decision 11-17852

of rejection]

[Date of requesting appeal against examiner's 10.11.1999

decision of rejection]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-297227

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.⁵ H 0 1 L 21/60 識別記号 庁内整理番号 3 1 1 S 6918-4M

. **F** I

技術表示箇所

審査請求 未請求 請求項の数6 OL (全 6 頁)

(21)出願番号	特願平6-88762	(71)出願人	000005223
• •			富士通株式会社
(22)出顧日	平成6年(1994)4月26日		神奈川県川崎市中原区上小田中1015番地
		(72)発明者	吉良 秀彦
			神奈川県川崎市中原区上小田中1015番地
		•	富士通株式会社内
	•	(72)発明者	藤井 昌直
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	石川 直樹
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	弁理士 伊東 忠彦


(54) 【発明の名称】 半導体装置の製造方法

(57)【 要約】

【目的】 本発明はフリップチップ接合される半導体装置の製造方法に関し、製造設備コスト及び製造コストの 低減を図り、完全なフリップチップ接合を行うことを目的とする。

【 構成】 絶縁性接着剤3 8 が塗布された基板3 7 を半硬化温度でプリキュアし、この基板3 7 の搭載パッド3 7 a に半導体チップ3 1 のスタッドバンプ3 4 をアライメント し第1 の加圧力で押圧して仮固定を行う。そして、加圧・加熱ヘッド42 a により、絶縁性接着剤3 8 を硬化させる温度で加熱しつつ第1 の加圧力より高い第2 の加圧力で押圧してフリップチップ接合を行う構成とする。

本発明の製造工程図である



【特許請求の範囲】

【請求項1】 所定数の半導体チップ(31)上にそれ ぞれ所定数の突起状電極(34)が形成されると共に、 一方で基板(37)上における前記半導体チップ(3 1) の搭載部(37a) の領域に熱硬化性の絶縁性接着 部材(38)を塗布する工程と、

前記基板(37)上の前記絶縁性接着部材(38)を半 硬化温度で加熱する 工程と、

前記基板(37) の搭載部(37a) に前記半導体チッ プ(31)をアライメントして第1の加圧力で第1の固 10 定を行う工程と、

前記半導体チップ(31)が固定された前記基板(3 7) を、前記絶縁性接着部材(38) の熱硬化温度で加 熱すると共に、前記半導体チップ(31)を第2の加圧 力により第2の固定を行う工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項2】 前記第1の加圧力を前記第2の加圧力よ り小とすることを特徴とする請求項1 記載の半導体装置 の製造方法。

【請求項3】 前記第2の加圧力により前記半導体チッ プ(31)ごとに同時に第2の固定を行うことを特徴と する請求項1 又は2 記載の半導体装置の製造方法。

【請求項4】 前記突起状電極(34)は、ワイヤボン ディングにおけるスタッド により 所定数形成され、前記 各スタッドの高さ合せが行われることを特徴とする請求 項1 記載の半導体装置の製造方法。

【請求項5】 前記突起状電極(34)上に導電性接着 部剤(36a)が形成されることを特徴とする請求項1 又は4 記載の半導体装置の製造方法。

【請求項6】 前記突起状電極(34)上の前記導電性 30 接着部材(36a)は、平板(35)上にスキージング された導電性接着部材(36)の転写により形成される ことを特徴とする請求項5 記載の半導体装置の製造方 洗_

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明はフリップチップ接合され る半導体装置の製造方法に関する。

【0002】近年、半導体装置の高密度化が進むに伴っ て半導体チップの高密度実装を行うために、また高速動 40 作の要求より 配線長の短縮化を行う ために、バンプによ るフリップチップ接合が行われるようになってきてい る。このような半導体装置を製造するにあたり、低コス ト 化が望まれている。そのため、半導体チップの実装に おける高精度なアライメントを維持しつつ低コスト化を 図る必要がある。

[0003]

【 従来の技術】図5 に、従来のフリップチップ方式の半 導体装置の製造工程図を示す。図5(A)において、ま ず半導体チップ11のアルミニウムパッド11上にワイ 50 【0012】また、特開平3-184352号公報に記

ヤボンディング技術により、ワイヤ(例えばアルミニウ ム、銅、金等) 13を用いてスタッドバンプ(ボンディ ングボールのみ) 14 が所定数形成される。

【0004】この各スタッドバンプ14の高さは約20 μm程度のばらつきがあり、図5(B)において半導体 チップ11のスタッドバンプ14をガラス平板15に押 し付けてレベリングを行い各スタッドバンプ1 4 の高さ を揃える。

【 0005】続いて、図5 (C) において、予めガラス 平板15a(図5(B)のガラス平板15と同じもので あってもよい) 上に導電性接着剤16 が薄くスキージン グされており、この導電性接着剤16に各スタッドハン プ14を押しつけて付着させる転写が行われる。

【0006】一方、図5(D)に示すように、搭載され る半導体チップ11のスタッドバンプ14の数に対応し て搭載パッド17a が形成された基板17上に、スクリ ーン印刷法により 補強用として熱硬化性の絶縁性接着剤 18が塗布される。この基板17aの上方にボンディン グヘッド (図示せず)で吸着された上記半導体チップ1 1 が移送される。

【0007】そして、図5(E)において、基板17の 搭載パッド 17a と 半導体チップ11 のスタッド バンプ 14とをアライメントし、ボンディングヘッドにより加 圧、加熱して半導体チップ11を基板17にフリップチ ップ接合と実装を同時に行うものである。

【0008】この場合、ボンディングヘッドには熱源が 具備されており、加熱により絶縁性接着剤18を熱硬化 させてフリップチップ接合を補強している。

【0009】なお、加熱の方法としてボンディングヘッ ドの周辺に熱風を噴射するノズルを配置して、アライメ ントと加圧、加熱を同時に行うことも知られている(特 開平5 -6 7 6 4 8 号公報)。

【0010】他方、図示しないが、フリップチップ接合 するにあたり、基板17の搭載パッド上に半導体チップ のバンプをアライメントして加圧のみで搭載し、その後 に搭載パッドとバンプに熱硬化性の絶縁性接着剤を塗布 浸透させ、加熱ブロックや恒温槽等で加熱することによ り 絶縁性接着剤を硬化させることも知られている (特開 平3-184352号公報)。

[0011]

【 発明が解決しようとする課題】しかし、図5 (E) に 示すように、搭載パッド17a とスタッド バンプ14を アライメントして加圧すると共に、絶縁性接着剤18を 硬化させるために加熱している。すなわち、このような 製造設備は高精度なアライメントが要求されると共に、 加熱機構を具備しなければならず、 設備がコスト 高にな り、コスト 高の設備で絶縁性接着剤18 への硬化(加 熱)に時間を費やすことで実装コスト が高くなるという 問題がある。

20

載されるように、加圧のみで半導体チップを搭載した後 に加熱を行うことは、半導体チップと基板の熱膨張差 (約約4倍)によって変位を生じ、フリップチップ接合 が不完全になるという問題がある。

3

【0013】そこで、本発明は上記課題に鑑みなされた もので、製造設備コスト及び製造コストの低減を図ると 共に、完全なフリップチップ接合を行う半導体装置の製 造方法を提供することを目的とする。

[0014]

【課題を解決するための手段】上記課題を解決するため 10 に、請求項1では、所定数の半導体チップ上にそれぞれ 所定数の突起状電極が形成されると共に、一方で基板上 における前記半導体チップの搭載部の領域に熱硬化性の 絶縁性接着部材を塗布する工程と、前記基板上の前記絶 縁性接着部材を半硬化温度で加熱する工程と、前記基板 の搭載部に前記半導体チップをアライメントして第1の 加圧力で第1の固定を行う工程と、前記半導体チップが 固定された前記基板を、前記絶縁性接着部材の熱硬化温 度で加熱すると共に、前記半導体チップを第2の加圧力 により第2の固定を行う工程と、を含む構成とする。

【001.5】請求項2では、前記第1の加圧力を前記第 2 の加圧力より 小と する。

【0016】請求項3では、前記第2の加圧力により前 記半導体チップごとに同時に第2の固定を行う。

【0017】請求項4では、前記突起状電極は、ワイヤ ボンディングにおけるスタッドにより所定数形成され、 前記各スタッドの高さ合せが行われる。

【0018】請求項5では、前記突起状電極上に導電性 接着部剤が形成される。

【0019】請求項6では、前記突起状電極上の前記導 30 電性接着部材は、平板上にスキージングされた導電性接 着部材の転写により形成される。

[0020]

【作用】上述のように、請求項1,4,5,6の発明で は、突起状電極が形成された半導体チップを基板上にア ライメントして加圧のみで第1の固定を行った後に加圧 及び絶縁性接着剤を硬化させるための加熱を行うように 第1の固定と加熱、加圧を別工程で行う。これにより、 アライメント 機構と 加熱機構を別の設備とすることで製 造設備コストが低減されると共に、最終の加圧、加熱時 40 にはアライメントが終了していることから一括で処理が 可能となり、スループットが向上し、製造コストの低減 を図ることが可能となる。

【0021】この場合、第1の加圧力による第1の固定 時に絶縁性接着剤を半硬化温度で加熱することにより、 粘性やチクソ性が低下して第1の固定の密着力を向上さ せることが可能となる。

【0022】請求項2の発明では、第1の加圧力は第2 の加圧力より小とする。これにより第1の加圧力による 第1の固定時に突起状電極のつぶれ量のばらつきを吸収 50 することが可能となる。

【0023】請求項3の発明では、第2の加圧力による 第2の固定を半導体チップごとに行わせる。これによ り、マルチヘッド化が可能となって、実装作業性を向上 させることが可能となる。

[0024]

【 実施例】図1 に、本発明の一実施例の全体構成図を示 す。図1は、本発明の製造方法を実現するための製造シ ステム21の全体ブロック図を示したものである。

【0025】図1に示す製造システム21において、2 2 はチップローダであり、所定数の電極パッド(例えば アルミニウムパッド)が形成された半導体チップを供給 する。23はボンダであり、ワイヤボンディング技術に より 半導体チップ上に突起状電極としてスタッド バンプ を形成する。

【0026】24は転写装置であり、スタッドバンプ表 面に導電性接着剤を転写する。25はキュア/アライメ ント・ 加圧装置であり、 後述する 基板を接着剤半硬化温 度で加熱すると共に、ステッパにより 該基板をスタッド バンプが形成された半導体チップをアライメントして第 1 の加圧力で第1 の固定を行う。

【0027】一方、26は基板ローダであり、搭載部で ある搭載パッドが各半導体チップのスタッドバンプの数 に対応して形成された基板を供給する。27は接着剤塗 布装置であり、供給された基板の各半導体チップに対応 する搭載パッドの領域にそれぞれに一定量の熱硬化性の 絶縁性接着剤をディスペンサにより 塗布してキュア/ア ライメント・加圧装置25 に供給する。

【0028】28は、加圧・加熱装置であり、基板上に 固定された半導体チップを第2の加圧力で加圧すると共 に、絶縁性接着剤が硬化する温度で加圧して第2の固定・ を行う。29はアンローダであり、当該半導体チップが 実装された基板を排出する。ここで、図2 に本発明の製 造説明図を示すと共に、図3に本発明の製造工程図を示 す。まず、チップローダ22よりボンダ23に半導体チ ップ31が移送され、半導体チップ31に形成された電 極パッド(図示せず)上にキャピラリ32よりワイヤ (例えばアルミニウムワイヤであり、電極パッドが銅又 は金等の場合には、銅ワイヤ又は金ワイヤ)33から形 成されるスタッドバンプ34をワイヤボンディング技術 により 所定数形成する(図2 ステップ(S)1,図3 (A))。このようにして半導体チップ21上のスタッ ドバンプ34は、高さ約20μmのばらつきを有するこ とから、当該スタッド バンプ34 をガラス 平板35 に押 し付けてレベリングが行われ(図2(S)2,図3 (B))、転写装置24 に移送される。

【 0029】転写装置2 4 では、ガラス平板3 5 a 上に 導電性接着剤3 6 が薄くスキージされており、加熱しな がらスタッド バンプ34 を押し付けて当該スタッド バン プ34の表面に導電性接着剤36aが転写される(図2

(S)3,図3(C))。なお、ガラス平板35aへの 導電性接着剤36のスキージングは、スキージにより導 電性接着剤36と接触するゴムでガラス平板35a上に 押し出して行われるものである。

【0030】一方、基板ローダ26により搭載パッド3 7 a が実装する 半導体チップ3 1 のスタッド バンプ3 4 の数に対応して、該半導体チップ31ごとに形成された 基板37が接着剤塗布装置27に供給され、熱硬化性の 絶縁性接着剤38 が半導体チップ31ごとの搭載パッド 37a の各領域に塗布されている(図2(S)4)。そ 10 して、キュア/アライメント・加圧装置25のヒートプ レート39上に移送される(図2(S)5,図3 (D))

【0031】この基板37は、ヒートプレート39上で 絶縁性接着剤38が半硬化する温度でプリキュアが行わ れる(図2(S)5)。このプリキュアにより、半導体 チップ31を搭載した基板37を加圧・加熱装置28に 移送させる際の振動等で位置ずれを生じないよう に絶縁 性接着剤38を半硬化(粘度及びチクソ性を下げる)さ せて半導体チップ31の密着力を向上させるものであ る。

【0032】続いて、ボンディングヘッド40により半 導体チップ31(図3(C))が吸着され、それぞれ基 板37の各領域の搭載パッド37a上に、アライメント を行いつつボンディングヘッド40を第1の加圧力で押 し付けて第1の固定として仮固定が行われる(図2 (S)6,図3(E))。この場合、基板37(絶縁性 接着剤38)をヒートプレート39によりキュアが行わ れている。

【0033】総ての半導体チップ31が仮固定された基 30 板37は、搬送レール等で加圧・加熱装置28に移送さ れ、接着剤硬化ステージ4 1 に載置される(図2(S) 7)。この接着剤硬化ステージ41の上方には上下動自 在のヒータブロック42が配置され、ヒータブロック4 2に個々に平行出し機能を有する加圧・加熱ヘッド42 a が、各半導体チップ31ごと、又は所定数の半導体チ ップ群ごとに所定数備えられる。

【0034】そこで、ヒータブロック42の加熱による 加圧・加熱ヘッド 4 2 a には絶縁性接着剤3 8 が熱硬化 する温度の熱が伝達されており、ヒータブロック42を 40 下降させて加圧・加熱ヘッド42で各半導体チップ31 を第2の加圧力により同時に押圧すると共に、加熱ヘッ ドにより 絶縁性接着剤38 を硬化させる第2の固定が行 われる(図2(S)8,図3(D))。

【0035】この場合、第2の加圧力は上述の第1の加 圧力より大で設定される。これは押圧時のバンプ潰れ量 のばらつきや基板37の搭載パッド37aの厚さばらつ きを吸収させるためのものであると共に、加熱時の基板 37と半導体チップ31の熱膨張の違いを吸収させるた めのもので、完全なフリッフチップを行うことができる 50 ものである。

【0036】そこで、図4に、本発明により製造された マルチチップモジュールの半導体装置の外観図を示す。 図4 に示すように、半導体装置51は、基板37上に例 えば5 つの半導体チップ31 がスタッド バンプ34 によ りフリップチップ接合されたマルチチップモジュールで あり、熱硬化された絶縁性接着剤38により固定強化さ れたものである。

【0037】このように、アライメントを必要とする仮 固定工程と加圧、加熱工程を別個としており、そのた め、高精度なアライメントを行うキュア/アライメント ・加圧装置25と加熱を行う加圧・加熱装置28とを別 個の設備とすることにより、高額な加熱機構を備えるア ライメント 装置を不要とすることができ、製造設備コス トを低減させることができる。

【0038】また、絶縁性接着剤38を硬化させるため の加熱は行わずに、キュア/アライメント・加圧装置2 5 で半導体チップ31をアライメントして搭載すること から 実装作業性がよく 多数のチップ 搭載を行うことがで き、製造コストを低減させることができる。

【0039】さらに、加圧・加熱装置における加圧・加 熱ヘッド42a(図3(D))を複数化することがで き、実装作業性が向上して製造コストを低減させること ができるものである。

[0040]

【 発明の効果】以上のように、請求項1 , 4 , 5 , 6 の 発明によれば、突起状電極が形成された半導体チップを 基板上にアライメントして加圧のみで第1の固定を行っ た後に加圧及び絶縁性接着剤を硬化させるための加熱を 行うように第1の固定と加熱、加圧を別工程で行うこと により、アライメント機構と加熱機構を別の設備とする ことで製造設備コストが低減されると共に、最終の加 圧、加熱時にはアライメント 機構が終了していることか ら一括で処理が可能となり、スループットが向上し、製 造コストの低減を図ることが可能となる。

【0041】請求項2の発明によれば、第1の加圧力は 第2 の加圧力より小とすることにより、第1 の加圧力に よる第1の固定時に突起状電極のつぶれ量のばらつきを 吸収することができる。

【 0042】請求項3の発明によれば、第2の加圧力に よる第2の固定を半導体チップごとに行わせることによ り、マルチヘッド化が可能となって、実装作業性を向上 させることができる。

【図面の簡単な説明】

【 図1 】本発明の一実施例の全体構成図である。

【 図2 】 本発明の製造説明図である。

【 図3 】本発明の製造工程図である。

【 図4 】本発明により 製造されたマルチチップモジュー ルの半導体装置の外観図である。

【 図5 】従来のフリップチップ方式の半導体装置の製造

7


工程図である。

【符号の説明】

- 21 製造システム
- 22 チップローダ
- 23 ボンダ
- 24 転写装置
- 25 キュア/アライメント・加圧装置
- 26 基板ローダ
- 27 接着剤塗布装置
- 28 加圧・加熱装置
- 29 アンローダ
- 31 半導体チップ

【図1】

本発明の一実施例の全体構成図




34 スタッドバンプ

- 36,36a 導電性接着剤
 - 37 基板
- 37a 搭載パッド
- 38 絶縁性接着剤
- 39 ヒートプレート
- 40 ボンディングヘッド
- 41 接着剤硬化ステージ
- 42 ヒータブロック
- 10 42a 加圧・加熱ヘッド
 - 51 半導体装置

【 図2 】


本発明の製造説明図



【 図4 】


本発明により製造されたマルチチップモジュールの半導体装置 の外観図

51 半尋体整置



【 図3】

本発明の製造工程図である



【図5】

従来のフリップチップ方式の半導体装置の製造工程図

